AMD 下一代 EPYC Venice “Zen 6” CPU 将首发采用台积电 2nm

AMD 在官方新闻稿中确认，其下一代 EPYC CPU（代号为第 6 代 Venice）将成为业界首款采用台积电 N2 工艺技术（也称为 2 纳米）的 HPC 产品。台积电将在其 2 纳米工艺节点上采用 NanoSheet 技术，这些芯片将与 Zen 6 和 Zen 6C 等新设计架构共同优化，这些芯片计划于明年推出。

除了宣布下一代 EPYC 之外，AMD 还表示已在台积电亚利桑那 21 号厂房成功调试并验证了其第五代 EPYC CPU。这对于一直致力于内部制造和生产最新芯片的美国来说是一个重要的里程碑。

以下是 AMD 新闻稿原文（机翻）：

AMD 今天宣布推出代号为“Venice”的下一代 AMD EPYC 处理器，这是业内首款采用台积电先进 2nm （N2） 工艺技术流片和推出的 HPC 产品。这凸显了 AMD 和 TSMC 半导体制造合作伙伴关系的优势，即利用领先的工艺技术共同优化新的设计架构。这也标志着 AMD 数据中心 CPU 路线图的执行向前迈出了重要一步，“Venice”有望于明年推出。AMD 还宣布了其 5 的成功推出和验证^thGen AMD EPYC CPU 产品在台积电位于亚利桑那州的新制造工厂展出，彰显了其对美国制造的承诺。

AMD Radeon RX 6750 GRE 显卡售价创历史新低：供应成问题

AMD 董事长兼首席执行官苏姿丰博士表示：“多年来，台积电一直是重要的合作伙伴，我们与他们的研发和制造团队密切合作，使 AMD 能够始终如一地提供突破高性能计算极限的领先产品。成为台积电 N2 工艺和 TSMC Arizona Fab 21 的 HPC 主要客户，是我们如何密切合作以推动创新和提供先进技术为计算的未来提供动力的一个很好的例子。”

台积电董事长兼首席执行官魏 C.C. 博士表示：“我们很荣幸 AMD 成为我们先进的 2nm （N2） 工艺技术和台积电亚利桑那州晶圆厂的 HPC 领先客户。“通过合作，我们正在推动显著的技术扩展，从而为高性能硅带来更好的性能、能效和良率。”

我们期待继续与 AMD 密切合作，以实现下一个计算时代。